Pat
J-GLOBAL ID：200903010853475093
絶縁ゲート型電界効果半導体装置及びその製造方法
Inventor：
Applicant, Patent owner：
Agent (1)：
梅田 勝
Gazette classification：公開公報
Application number (International application number)：1993311519
Publication number (International publication number)：1995161996
Application date： Dec. 13, 1993
Publication date： Jun. 23, 1995
Summary：
【要約】【目的】 低温でゲート絶縁膜を形成すると、SiO2膜中に多量のトラップを含み、界面準位密度も高いため、TFT特性が悪化する。また、これらのトラップがホットエレクトロン注入の原因となるため、素子の信頼性も低下する。このため界面近傍のSiO2を緻密化と界面の再構成により、界面準位密度を低減し、界面層にSiON層を導入することで、ホットエレクトロンに強くする。【構成】 TFTのゲート絶縁膜形成工程を3工程に分け、最初に極薄いSiO2膜(1〜10nm)を成膜し、N原子を含むガスでプラズマ処理する。その後、SiO2を成膜してゲート絶縁膜を形成する。
Claim (excerpt)：
絶縁基板上に形成されたポリSi層と、該ポリSi層上に形成されたSiON層と該SiON層上に形成されたSiO2層とからなる絶縁ゲート層と、該絶縁ゲート層上に形成されたゲート電極とを備えたことを特徴とする絶縁ゲート型電界効果半導体装置。
Patent cited by the Patent：
Return to Previous Page
