Pat
J-GLOBAL ID：200903010883460244
メモリ制御装置
Inventor：
Applicant, Patent owner：
Agent (1)：
鈴江 武彦
Gazette classification：公開公報
Application number (International application number)：1990404776
Publication number (International publication number)：1994110773
Application date： Dec. 21, 1990
Publication date： Apr. 22, 1994
Summary：
【要約】【目的】ブロック単位で管理される物理メモリ上にヒープメモリを獲得する場合に、物理メモリの各ブロックに発生する空きエリアを小さくして物理メモリの無駄を極力少なくする。【構成】マルチプロセスを1本のプロセスに統一する手段と、物理メモリの特定ブロックに対して獲得したヒープメモリのベースアドレス及びレングスを記憶するグローバルメモリと、物理メモリの特定ブロックに対してヒープメモリを獲得するとき、空きエリアが新たに獲得するヒープメモリのサイズ以上のときは前回獲得したヒープメモリに連続して獲得し、かつ特定ブロックの空きエリアがヒープメモリのサイズ未満ときは別の特定ブロックに対してヒープメモリを獲得するメモリ獲得手段とからなる。
Claim (excerpt)：
物理メモリをブロック単位で管理し、その物理メモリ上にマルチプロセスによりヒープメモリを獲得するメモリ制御装置において、マルチプロセスを1本のプロセスに統一する手段と、この手段により統一されたプロセスにより前記物理メモリの特定ブロックに対してヒープメモリを獲得したときにはその獲得したヒープメモリのベースアドレス及びレングスを記憶するグローバルメモリと、前記物理メモリの特定ブロックに対して最初にヒープメモリを獲得するときには直ちにメモリ獲得を行い、2回目以降にヒープメモリを獲得するときには前記グローバルメモリに登録されたヒープメモリのベースアドレス及びレングスを確認し、特定ブロックの空きエリアが新たに獲得するヒープメモリのサイズ以上のときは前回獲得したヒープメモリに連続してヒープメモリを獲得し、かつ特定ブロックの空きエリアが新たに獲得するヒープメモリのサイズ未満ときは別の特定ブロックに対して最初のヒープメモリを獲得するメモリ獲得手段を設けたことを特徴とするメモリ制御方法。
IPC (2)：
G06F 12/02 510
, G06F 12/00 501
