Pat

J-GLOBAL ID：200903010911104262

半導体装置の製造方法及び半導体製造装置

Inventor： 村中 誠志 ,  伴 功二 ,  大崎 明彦
Applicant, Patent owner： 三菱電機株式会社
Agent (1)： 高田 守 (外1名)
Gazette classification：公開公報
Application number (International application number)：1997152184
Publication number (International publication number)：1998340857
Application date： Jun. 10, 1997
Publication date： Dec. 22, 1998
Summary：

【要約】【課題】 半導体ウェーハの処理プロセスにおいて、成膜工程前洗浄としてウエット洗浄を行った後、成膜装置へ搬送し成膜するというフローにおいて、洗浄後から成膜工程を行う間に、様々な汚染が生じる危険性がある。【解決手段】 半導体ウェーハの処理プロセスにおいて、各種の成膜ステップの直前に、その成膜を行なうのと同一のチャンバー内に水素ガスを導入・加熱して水素ラジカルを発生させ、またはプラズマにより水素ラジカルを発生させ、あるいは半導体ウェーハをベーキングして、半導体ウェーハ表面の汚染物質を除去する。その後に、そのチャンバー内で、引き続いて導電膜あるいは絶縁膜を形成する成膜工程を行なう。

Claim (excerpt)：

半導体ウェーハの処理プロセスにおいて、成膜装置の成膜チャンバー内において半導体ウェーハに導電膜あるいは絶縁膜を形成する成膜ステップと、前記成膜ステップの直前に前記成膜チャンバー内において前記半導体ウェーハ表面の汚染物質を除去する汚染物質除去ステップとを含むようにしたことを特徴とする半導体装置の製造方法。

IPC (4)：

H01L 21/205 ,  H01L 21/28 301 ,  H01L 21/31 ,  H01L 21/304 341

FI (4)：

H01L 21/205 ,  H01L 21/28 301 A ,  H01L 21/31 B ,  H01L 21/304 341 D