Pat

J-GLOBAL ID：200903010929450710

ヘテロ接合電界効果トランジスタ

Inventor： 中山 達峰
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 京本 直樹 (外2名)
Gazette classification：公開公報
Application number (International application number)：1993316202
Publication number (International publication number)：1995169944
Application date： Dec. 16, 1993
Publication date： Jul. 04, 1995
Summary：

【要約】【目的】 2次元電子濃度を高くし、ソース抵抗を低減、駆動電流を増加させ、かつ安定なトランジスタ特性の得ることのできる、InP基板上のヘテロ接合トランジスタを提供する。【構成】 本構造ではInAlAsスペーサー層14、InAlAsキャリア供給層15のAlAs組成比を、InGaAs動作層13側で0.7としInAlAsキャリア供給層15の上端で0.48となるように段階的に減少させているため、InGaAs動作層/InAlAsスペーサー層界面110における伝導帯不連続量が高くなり、2次元電子濃度が高くでき、ソース抵抗の低減および駆動電流の増加がはかられ、またキャリア供給層中の電子を捕獲する深い準位が少なくなるため、安定なトランジスタ特性を得ることができる。

Claim (excerpt)：

InAlAs層をキャリア供給層とし、AlAs組成比0.48のInAlAs層よりも電子親和力の大きい半導体を動作層とするInP基板上のヘテロ接合電界効果トランジスタにおいて、InAlAs層のAlAs組成比をInAlAs層と動作層のヘテロ界面で0.48より高く、ヘテロ界面から離れるにしたがってAlAs組成比が減少するように段階的にAlAsの組成比を変化させたことを特徴とするヘテロ接合電界効果トランジスタ。

IPC (3)：

H01L 29/778 ,  H01L 21/338 ,  H01L 29/812