Pat

J-GLOBAL ID：200903010934861001

半導体装置の製造方法

Inventor： 佐々木 修三
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 京本 直樹 (外2名)
Gazette classification：公開公報
Application number (International application number)：1994084228
Publication number (International publication number)：1995297187
Application date： Apr. 22, 1994
Publication date： Nov. 10, 1995
Summary：

【要約】【目的】層間絶縁膜を平坦化し、かつ金属配線の腐蝕を防止する。【構成】下層配線2上の層間絶縁膜として、シリコン酸化膜3とシリコン窒化膜4を形成し、次でシリコン窒化膜4の残膜が200nm以上残る範囲で研磨し、シリコン窒化膜4を平坦化する。次で全面を洗浄し、さらにシリコン酸化膜とシリコン窒化膜のエッチングレートが等しいドライエッチング条件でエッチバックしてシリコン窒化膜4を完全に除去する。

Claim (excerpt)：

半導体基板上に配線を形成したのちプラズマCVD法により全面にシリコン酸化膜とシリコン窒化膜とを順次形成する工程と、前記シリコン窒化膜を少くとも200nmの厚さに残すように研磨を行ないその表面を平坦化する工程と、平坦化された前記シリコン窒化膜の表面を洗浄したのち前記シリコン窒化膜と前記シリコン酸化膜とのエッチングレートの等しい条件でドライエッチングし前記シリコン窒化膜を除去する工程とを含むことを特徴とする半導体装置の製造方法。

IPC (3)：

H01L 21/3205 ,  H01L 21/3065 ,  H01L 21/304 321

FI (2)：

H01L 21/88 K ,  H01L 21/302 L