Pat

J-GLOBAL ID：200903011002966066

薄膜トランジスタとその製造方法

Inventor： 西村 恒幸 ,  前川 繁登 ,  前田 茂伸 ,  山口 泰男 ,  池田 三喜男 ,  湊 忠玄 ,  安田 恒雄
Applicant, Patent owner： 菱電セミコンダクタシステムエンジニアリング株式会社 ,  三菱電機株式会社
Agent (1)： 高田 守
Gazette classification：公開公報
Application number (International application number)：1993216010
Publication number (International publication number)：1995066421
Application date： Aug. 31, 1993
Publication date： Mar. 10, 1995
Summary：

【要約】【目的】 ボトムゲート型の薄膜トランジスタにおいて、ゲート電極の上部の端部における電界集中に起因する、ゲート絶縁耐圧低下を防止する。【構成】 基板1上に下地絶縁膜2が設けられ、更にその上にはゲート電極31が選択的に形成されている。ゲート電極31と下地絶縁膜2とはゲート絶縁膜5で覆われている。ゲート絶縁膜5上には、ゲート電極31近傍においてチャネルが形成されるボディシリコン膜64が、下地絶縁膜2近傍においてソース62、ドレイン63が、それぞれ設けられている。ゲート電極31の上部の端部Cは丸められており、その成す角度は90°以上である。【効果】 ゲート電極31の上部の端部Cにおける電界集中を妨げる。

Claim (excerpt)：

少なくともその上面が絶縁性である基板と、前記基板の上に選択的に形成されたゲート電極と、前記ゲート電極及び前記ゲート電極が露呈を許す前記基板の前記上面の上に形成されたゲート絶縁膜と、前記ゲート絶縁膜の上に形成された半導体からなる活性層とを備え、前記ゲート電極の上部の端部の角度が90°より大きい薄膜トランジスタ。

IPC (2)：

H01L 29/786 ,  H01L 29/40