Pat

J-GLOBAL ID：200903011031151098

薄膜トランジスタマトリクスとその製造方法

Inventor： 五十嵐 誠 ,  渡部 純一 ,  那須 安宏 ,  小杉 清久
Applicant, Patent owner： 富士通株式会社
Agent (1)： 柏谷 昭司 (外1名)
Gazette classification：公開公報
Application number (International application number)：1993335929
Publication number (International publication number)：1995199217
Application date： Dec. 28, 1993
Publication date： Aug. 04, 1995
Summary：

【要約】【目的】 薄膜トランジスタマトリクスとその製造方法に関し、ドレインバスラインや断線リペア端子等の配線の腐食を防ぎ、長寿命化する手段を提供する。【構成】 ガラス基板1の上に、実質的に平行に延びる複数のゲートバスラインと、このゲートバスラインと交差して実質的に平行に延びる複数のドレインバスライン101 、断線リペア端子102 が層間絶縁膜を挟んで形成され、ゲートバスラインとドレインバスライン101 が交差する部分に表示部9を構成する薄膜トランジスタが配設され、薄膜トランジスタのゲート電極がゲートバスラインに接続され、ドレイン電極がドレインバスラインに接続され、ソース電極に画素電極が接続されている薄膜トランジスタマトリクスにおいて、Cr膜5からなるドレインバスライン等の配線に50〜200Å程度に薄いアルミナ膜6等の不透水性絶縁保護膜が被覆され、この保護膜を通して電気的接続が取られている。

Claim (excerpt)：

透明絶縁性基板の上に、実質的に平行に延びる複数のゲートバスラインと、該複数のゲートバスラインと交差して実質的に平行に延びる複数のドレインバスラインが層間絶縁膜を挟んで形成され、該ゲートバスラインとドレインバスラインが交差する部分に、ゲート電極とゲート絶縁膜と動作半導体膜とソース電極とドレイン電極を有する薄膜トランジスタが配設され、該薄膜トランジスタのゲート電極がゲートバスラインに接続され、ドレイン電極がドレインバスラインに接続され、ソース電極に画素電極が接続されてなる薄膜トランジスタマトリクスにおいて、ドレインバスライン等の配線に薄い不透水性絶縁保護膜が被覆されていることを特徴とする薄膜トランジスタマトリクス。

IPC (3)：

G02F 1/136 500 ,  G02F 1/1343 ,  H01L 29/786