Pat
J-GLOBAL ID：200903011097831650
クロック信号分配配線方法及びクロック信号分配配線用ブロック分割方法
Inventor：
Applicant, Patent owner：
Agent (1)：
三好 秀和 (外1名)
Gazette classification：公開公報
Application number (International application number)：1993070298
Publication number (International publication number)：1994282603
Application date： Mar. 29, 1993
Publication date： Oct. 07, 1994
Summary：
【要約】【構成】 各素子・素子群(ブロック)のエントリポイントを含む点を節点とする配線グラフを作成し、そのグラフをもとにルートドライバーから各ブロックのエントリポイントまで等ディレイとなるように、配線グラフにディレイ差が最小となるように分割線をいれる処理を繰り返しながら素子・素子群の組を決定してそのグラフ上にトリー構造を作成して、そのトリーに沿ってボトムアップにトレー径路を求めて下流側のディレイが等しくなるように分岐点を求めながら配線をする。【効果】 クロックの供給を受ける素子を複数のブロックに分割してブロック内のディレイを揃え、各ブロック間を等ディレイとなるように配線を行うため、スキューを最小にしてクロック信号を分配配線することができる。
Claim (excerpt)：
クロック信号供給用素子から複数の素子あるいは素子群にクロック信号を分配配線する際に、各素子あるいは素子群への信号入力端を含む点を節点とする配線グラフを作成する第1の工程と、作成された前記配線グラフをもとにルートドライバーから前記各素子あるいは素子群への信号入力端まで等ディレイとなるように、配線グラフにディレイ差が最小となる分割線を入れる処理を繰り返しながら各素子あるいは素子群の組を決定してその配線グラフ上にトリー構造を作成する第2の工程と、作成された前記トリーに沿ってボトムアップにトリー径路を求めて下流側のディレイが等しくなる分岐点を求めながら配線をする第3の工程とを含むことを特徴とするクロック信号分配配線方法。
IPC (2)：
G06F 15/60 360
, H01L 21/82
