Pat

J-GLOBAL ID：200903011124641125

BiMIS回路

Inventor： 木村 亨
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 京本 直樹 (外2名)
Gazette classification：公開公報
Application number (International application number)：1993078398
Publication number (International publication number)：1994291261
Application date： Apr. 06, 1993
Publication date： Oct. 18, 1994
Summary：

【要約】【目的】3.3V以下の低電源電圧でもCMOS回路に比べ高速動作するBiMIS回路を提供する。【構成】負荷プルアップ用バイポーラトランジスタ13と負荷プルダウン用バイポーラトランジスタ16とトランジスタ13を駆動するP-MOSET10ならびにn-MOSFET11および12とトランジスタ16を駆動するn-MOSFET15とを有し、n-MOSFET12のターンオン電圧Vtnをバイポーラトランジスタ13のターンオン電圧VFより小さく設定しさらにP-MOSFET15のターンオン電圧Vtpをバイポーラトランジスタ16のターンオン電圧VFより小さく設定する構成である。この構成により、3.3V以下の低電源電圧でも、同一プロセスのCMOS回路に比較し1.4倍の高速化が実現できる。

Claim (excerpt)：

バイポーラトランジスタのベース電極に電界効果トランジスタのソース電極またはドレイン電極を接続し、前記バイポーラトランジスタが導通状態では前記電界効果トランジスタが非導通状態であり、前記バイポーラトランジスタが非導通状態では前記電界効果トランジスタが導通状態である様に前記バイポーラトランジスタのエミッタ電極およびコレクタ電極ならびに前記電界効果トランジスタのソース電極およびドレイン電極およびゲート電極の各電位を設定するMIS回路において、前記電界効果トランジスタのターンオン電圧を前記バイポーラトランジスタのターンオン電圧より小さく設定し、さらに前記バイポーラトランジスタの非導通状態のとき前記バイポーラトランジスタのベース電位を前記バイポーラトランジスタのエミッタ電位より前記電界効果トランジスタのターンオン電圧分以上の電位差を有する電位レベルに保つBiMIS回路であり、コレクタ電極を高電位電源端子に接続しエミッタ電極を出力端子に接続する第1のnpn型バイポーラトランジスタと、ソース電極を前記高電位電源端子に接続しゲート電極を入力端子に接続しドレイン電極を前記第1のnpn型バイポーラトランジスタのベース電極に接続する第1のP型電界効果トランジスタと、ドレイン電極を前記第1のnpn型バイポーラトランジスタのベース電極に接続しゲート電極を前記入力端子に接続する第1のn型電界効果トランジスタと、ドレイン電極およびゲート電極のそれぞれを前記第1のn型電界効果トランジスタのソース電極に接続しソース電極を低電位電源端子に接続する第2のn型電界効果トランジスタと、コレクタ電極を前記出力端子に接続しエミッタ電極を前記低電位電源端子に接続する第2のnpn型バイポーラトランジスタと、ソース電極を前記第2のnpn型バイポーラトランジスタのベース電極に接続しゲート電極を前記入力端子に接続しドレイン電極を前記第2のn型電界効果トランジスタのドレイン電極およびゲート電極に接続する第3のn型電界効果トランジスタと、ソース電極を前記第2のnpn型バイポーラトランジスタのベース電極に接続しゲート電極を前記入力端子に接続しドレイン電極を前記低電位電源端子に接続する第2のp型電界効果トランジスタとを有するBiMIS回路。