Pat
J-GLOBAL ID：200903011223531986
半導体記憶装置およびその製造方法
Inventor：
Applicant, Patent owner：
Agent (1)：
前田 弘 (外2名)
Gazette classification：公開公報
Application number (International application number)：1993317844
Publication number (International publication number)：1994283681
Application date： Dec. 17, 1993
Publication date： Oct. 07, 1994
Summary：
【要約】【目的】 電荷蓄積電極を高く形成してもメモリセルアレイ領域と周辺回路領域との間の段差領域の段差高さ及び最大傾斜角を抑制できるようにする。【構成】 半導体基板上にワード線となるゲート電極5を形成した後、ゲート電極の側面に側壁絶縁膜7を形成し、その後、全面に亘って第1の絶縁膜8を堆積する。第1の絶縁膜8にビット線用開口部を形成した後、該ビット線用開口部に、上面にビット線上絶縁膜10を有するビット線9を形成し、その後、全面に亘って第2の絶縁膜11を堆積する。第1の絶縁膜8、ビット線上絶縁膜10及び第2の絶縁膜11のうちメモリセルアレイ領域に存在する部分を所定の厚さだけ除去することにより第1の絶縁膜8及び第2の絶縁膜11に電荷蓄積電極用開口部13を形成した後、該電荷蓄積電極用開口部13に電荷蓄積電極14を堆積する。
Claim (excerpt)：
半導体基板上に、一対の不純物拡散領域とワード線につながるゲート電極とを有するスイッチングトランジスタ、ビット線及び電荷蓄積電極を有する半導体記憶装置の製造方法であって、半導体基板上に上面にワード線上絶縁膜を有するワード線を形成するワード線形成工程と、半導体基板上に該半導体基板と逆導電型の一対の不純物拡散領域を形成する不純物拡散工程と、前記ワード線の側面に側壁絶縁膜を形成する側壁絶縁膜形成工程と、半導体基板上に全面に亘って第1の絶縁膜を堆積する第1絶縁膜堆積工程と、前記第1の絶縁膜に、前記一対の不純物拡散領域のうちの一方の不純物拡散領域とビット線との接触を得るためのビット線用開口部を形成するビット線用開口部形成工程と、前記ビット線用開口部を介して上面にビット線上絶縁膜を有するビット線を形成するビット線形成工程と、半導体基板上に全面に亘って第2の絶縁膜を堆積する第2絶縁膜堆積工程と、前記第1の絶縁膜、ビット線上絶縁膜及び第2の絶縁膜のうち少なくとも電荷蓄積電極を形成する領域に存在する絶縁膜を所定の厚さだけ除去することにより、前記第1の絶縁膜及び第2の絶縁膜に、前記一対の不純物拡散領域のうちの他方の不純物拡散領域と電荷蓄積電極との接触を得るための電荷蓄積電極用開口部を形成する電荷蓄積電極用開口部形成工程と、前記電荷蓄積電極用開口部を介して電荷蓄積電極を形成する電荷蓄積電極形成工程とを備えていることを特徴とする半導体記憶装置の製造方法。
IPC (3)：
H01L 27/108
, H01L 21/28 301
, H01L 27/04
H01L 27/10 325 C
, H01L 27/10 325 P
