Pat

J-GLOBAL ID：200903011250473270

トランジスタ、及びトランジスタにおける空乏層の制御方法

Inventor： 岩谷 素顕 ,  上山 智 ,  天野 浩 ,  赤▲崎▼ 勇
Applicant, Patent owner： 学校法人 名城大学
Agent (5)： 杉村 興作 ,  徳永 博 ,  藤谷 史朗 ,  来間 清志 ,  冨田 和幸
Gazette classification：公開公報
Application number (International application number)：2005247824
Publication number (International publication number)：2007066979
Application date： Aug. 29, 2005
Publication date： Mar. 15, 2007
Summary：

【課題】エンハンスメント動作が可能なトランジスタを実現する。【解決手段】所定の基板の上方に形成されたチャネル形成層と、このチャネル層の上方に形成されたドレイン電極層と、ソース電極層と、ゲート電極層とを具えたトランジスタにおいて、前記ゲート電極層を、p型GaN系半導体層と、この半導体層上に形成された金属電極層とを含むように構成し、前記p型GaN系半導体層の、ホールキャリア密度及び厚さを制御することによって、前記空乏層の領域を制御する。【選択図】図4

Claim (excerpt)：

所定の基板の上方に形成されたチャネル形成層と、このチャネル層の上方に形成されたドレイン電極層と、ソース電極層と、ゲート電極層とを具え、 前記ゲート電極層は、p型GaN系半導体層と、この半導体層上に形成された金属電極層とを含むことを特徴とする、トランジスタ。

IPC (6)：

H01L 21/338 ,  H01L 29/812 ,  H01L 29/778 ,  H01L 21/28 ,  H01L 29/417 ,  H01L 29/423

FI (5)：

H01L29/80 F ,  H01L29/80 H ,  H01L21/28 301B ,  H01L29/50 J ,  H01L29/58 Z

F-Term (27)：

4M104AA04 ,  4M104BB05 ,  4M104BB14 ,  4M104CC01 ,  4M104CC03 ,  4M104FF13 ,  4M104GG12 ,  5F102GA02 ,  5F102GB01 ,  5F102GC01 ,  5F102GC05 ,  5F102GD01 ,  5F102GJ02 ,  5F102GJ03 ,  5F102GJ04 ,  5F102GJ10 ,  5F102GK04 ,  5F102GL04 ,  5F102GL07 ,  5F102GL08 ,  5F102GM04 ,  5F102GS01 ,  5F102GS03 ,  5F102GT03 ,  5F102GT07 ,  5F102HC01 ,  5F102HC15

Patent cited by the Patent：

Cited by examiner (2)

• 半導体装置およびその製造方法
  Gazette classification：公開公報   Application number：特願2003-058021   Applicant：三菱電機株式会社
• 電界効果トランジスタ及びその製造方法
  Gazette classification：公開公報   Application number：特願2005-165143   Applicant：松下電器産業株式会社