Pat

J-GLOBAL ID：200903011337348499

基板の表面形状を変えることにより基板上に平坦化表面を形成する方法

Inventor： ムーン,ピーター・ケイ ,  サランギ,アナンダ・ジー ,  ディーター,ティモシー・エル
Applicant, Patent owner： インテル・コーポレーション
Agent (1)： 山川 政樹 (外5名)
Gazette classification：公表公報
Application number (International application number)：1996516234
Publication number (International publication number)：1998512098
Application date： Nov. 13, 1995
Publication date： Nov. 17, 1998
Summary：

【要約】半導体基板(30)のトレンチ分離領域(33)の上に実質的に平坦な表面を形成する方法。トレンチ分離領域(33)内に潜在的活性領域(42)を形成する。次に、誘電体層(38)を半導体基板(30)の表面上に堆積する。その後、誘電体層(38)を下層に向け研磨して平坦な表面を形成する。

Claim (excerpt)：

1)半導体デバイスの半導体基板のトレンチ分離領域の上部に実質的に平坦な表面を形成する方法において: a)前記トレンチ分離領域内に潜在的活性領域を形成するステップと; b)前記半導体基板の上面に誘電体層を形成するステップと; c)前記誘電体層を研磨して実質的に平坦な表面を形成するステップと;を具備した方法。2)前記トレンチ分離領域内に複数の潜在的活性領域を形成する請求項1記載の方法。3)前記誘電体層が、必須の要素として酸化物、BSG、PSG、BPSG、窒化物、及びこれらのいずれかの組合せからなる群から選択される材料よりなる請求項1記載の方法。4)前記誘電体層の前記研磨を化学機械研磨法を用いて行う請求項1記載の方法。5)前記半導体デバイスの前記トレンチ分離領域の設計を変えることによって決定されるトレンチ分離領域内の位置に前記潜在的活性領域が形成される請求項1記載の方法。6)所定パターンの潜在的活性領域を前記トレンチ分離領域の設計中に組み入れ、次にその設計による潜在的活性領域から半導体デバイスの機能性を実質的に変える潜在的活性領域を取り除いて決められたトレンチ分離領域内の位置に、前記複数の潜在的活性領域が形成されるように前記半導体デバイスの設計を変更する請求項2記載の方法。7)前記トレンチ分離領域の設計の境界に予め定めれただけ近付いた位置に配置された設計内の位置から前記潜在的活性領域を取り除く請求項6記載の方法。8)前記トレンチ分離領域の設計内のポリシリコン形状の下方に位置する位置から潜在的活性領域を取り除く請求項7記載の方法。9)前記潜在的活性領域の前記所定パターンが、所与の面積のパターン中の潜在的活性領域の密度が前記半導体デバイスの他の場所の同じ大きさの面積内にある活性領域の密度に近くなるよう設計される請求項6記載の方法。10)前記半導体デバイスが複数のトレンチ分離領域を具備し、その複数のトレンチ分離領域が、トレンチ分離領域と実質的に同じ仕方で形成された潜在的活性領域を備えている請求項1記載の方法。11)半導体デバイスの半導体基板のトレンチ分離領域の上部に実質的に平坦な表面を形成する方法において: a)前記半導体デバイスのトレンチ分離領域の設計を変えることによってトレンチ分離領域内に潜在的活性領域を形成するステップと; b)前記半導体基板の上面に誘電体層を形成するステップと; c)前記誘電体層を研磨して実質的に平坦な表面を形成するステップと;を具備した方法。12)前記誘電体層が、必須の要素として酸化物、BSG、PSG、BPSG、窒化物、及びこれらのいずれかの組合せからなる群から選択される材料よりなる請求項11記載の方法。13)前記誘電体層の前記研磨を化学機械研磨法を用いて行う請求項12記載の方法。14)所定パターンの潜在的活性領域を前記トレンチ分離領域の設計中に組み入れ、次にその設計による潜在的活性領域から該半導体デバイスの機能性を実質的に変えるような潜在的活性領域を取り除くことによって決定されるトレンチ分離領域内の位置に前記複数の潜在的活性領域が形成される請求項11記載の方法。15)前記複数の潜在的活性領域が、所定パターンの潜在的活性領域を前記トレンチ分離領域の設計中に組み入れ、次にその設計による潜在的活性領域から該半導体デバイスの機能性を実質的に変えるような潜在的活性領域を取り除くことによって決定されるトレンチ分離領域内の位置に形成される請求項13記載の方法。16)前記設計の潜在的活性領域が、トレンチ分離領域の設計された位置から前記トレンチ分離領域内のウェル境界を組み入れた位置から取り除かれる請求項14記載の方法。17)前記トレンチ分離領域の設計内のポリシリコン形状の下方に位置する位置から潜在的活性領域を取り除く請求項15記載の方法。18)前記潜在的活性領域の前記所定パターンが、所与の面積のパターン中の潜在的活性領域の密度が前記半導体デバイスの他の場所の同じ大きさの面積内にある活性領域の密度に近くなるよう設計される請求項17記載の方法。19)前記半導体デバイスが複数のトレンチ分離領域を具備し、その複数のトレンチ分離領域が、トレンチ分離領域と実質的に同じ仕方で形成された潜在的活性領域を備えている請求項13記載の方法。20)半導体デバイスの相互接続配線層の上に中間層誘電体の実質的に平坦な表面を成する方法において: a)前記相互接続配線層中の2本の相互配線間に複数の高領域を、相互接続配線を形成するのと同じ層で形成するステップと; b)前記相互接続配線層の上に誘電体層を形成するステップと; c)前記誘電体層を研磨して実質的に平坦な表面を形成するステップと;を具備した方法。

IPC (3)：

H01L 21/76 ,  H01L 21/304 ,  H01L 23/14

FI (3)：

H01L 21/76 L ,  H01L 21/304 ,  H01L 23/14 R