Pat
J-GLOBAL ID：200903011381258073
実装基板の不良検査方法
Inventor：
,
,
,
Applicant, Patent owner：
Agent (1)：
高橋 詔男 (外3名)
Gazette classification：公開公報
Application number (International application number)：1998146344
Publication number (International publication number)：1999337626
Application date： May. 27, 1998
Publication date： Dec. 10, 1999
Summary：
【要約】【課題】ICおよび電子部品が実装された実装基板に対して、短時間で不良箇所を特定する方法を提供する。【解決手段】 予め作成したテストプログラムで実装基板4を起動させ、ネット毎に1箇所の測定ポイントを選択し、パルス数、周波数あるいは電圧測定を行い、正常な実装基板との測定結果の比較を行う。また、ネットと端子2との接続情報、およびIC1の端子属性で構成される構成状態情報を用いて、不良が伝播しているネット毎に1回の探索を行うだけで、不良の伝播経路を入力側へ追跡し、源流の不良ネットを特定する。さらに、不良ネットに接続した端子に対して、パルス数、周波数あるいは電圧測定を行い、良品基板と被検査基板とで比較する、同一ネット内の端子間で比較することで不良箇所を特定する。
Claim (excerpt)：
ICおよび電子部品が実装された実装基板の不良検査方法であって、良品基板と被検査基板をそれぞれ個別に予め作成したテストプログラムで動作させ、測定手段を用いてネットあるいは選択された前記ネットの信号を測定し、その結果を格納する第1の工程と、前記良品基板と前記被検査基板との測定結果を比較し、設定レベル以上の差が見られた不良伝播ネットをリストアップする第2の工程と、任意の前記不良伝播ネットに対して、該不良伝播ネットと出力端子もしくは双方向端子で接続されているIC側に遡り、該ICを中継地点として、前記中継地点で別のICの出力端子もしくは双方向端子と接続された任意の不良伝播ネットを次の探索経路として順次遡り、前記不良伝播ネットのリストアップから源流の不良ネットを抽出する第3の工程と、からなることを特徴とする実装基板の不良検査方法。
IPC (2)：
FI (2)：
G01R 31/28 A
, H05K 3/00 V
