Pat

J-GLOBAL ID：200903011515662860

集積回路用静電気放電保護回路

Inventor： ラリー・エス・メッツ ,  ゴードン・モトレイ ,  ジョージ・リーク
Applicant, Patent owner： ヒューレット・パッカード・カンパニー
Agent (1)： 長谷川 次男
Gazette classification：公開公報
Application number (International application number)：1993166062
Publication number (International publication number)：1994053407
Application date： Jun. 11, 1993
Publication date： Feb. 25, 1994
Summary：

【要約】【目的】 集積回路を静電気放電による破壊から保護できる集積回路用静電気放電保護回路を提供することを目的とする。【構成】 保護されるべき集積回路16の入力/出力パッド15は静電気放電時に静電気放電により給電され、静電気の放電により入力/出力パツド15の電位がチップ電源VDDの電圧以上になると、インバータ30がNMOSトリガFET18を駆動し、NMOSトリガFET18はSCR装置10をラッチアップし、静電気放電による大電流パルスをSCR装置10で吸収し、集積回路16を静電気放電から保護する。

Claim (excerpt)：

入力/出力パッド(15)における静電気放電事象により生成された電流を吸収するために前記入力/出力パッドと集積回路(16)の装置のアースとの間に接続されたシリコン制御整流器(SCR)装置(10)と、前記静電気放電事象によって生成された前記電流を吸収するために前記シリコン制御整流器(SCR)装置(10)を能動的にトリガするための手段とからなり、前記トリガする手段は、前記シリコン制御整流器(SCR)装置(10)を駆動するためのNMOSトリガFET(18)と、前記入力/出力パツド(15)における前記静電気放電事象に応答して前記NMOSトリガFET(18)のジヤンクションブレークダウンに無関係に前記入力/出力パッド(15)における前記静電気放電事象を受け取った際に前記シリコン制御整流器(SCR)装置(10)を起動するように前記NMOSトリガFET(18)のゲートにトリガ電圧を印加するための手段(30,40,42)とを含む前記集積回路(16)に接続された入力/出力パッド(15)における静電気放電事象から集積回路(16)を保護するための集積回路用静電気放電保護回路。