Pat

J-GLOBAL ID：200903011622938569

半導体装置の製造方法

Inventor： 高橋 瑞子
Applicant, Patent owner： ソニー株式会社
Agent (1)： 高月 亨
Gazette classification：公開公報
Application number (International application number)：1994266984
Publication number (International publication number)：1996130305
Application date： Oct. 31, 1994
Publication date： May. 21, 1996
Summary：

【要約】【目的】 基板への不純物の突き抜けを抑え、かつ工程増や性能の低下をもたらすことなくp+ ゲート構造を形成できるPMOSFET等の半導体装置の製造方法を提供する。【構成】 多結晶シリコン層2a,2bと、シリサイド層3a,3bとを備えるポリサイド構造Ia,Ibのゲート電極を備える半導体装置を製造する際、ゲート電極のp+ 化のためにB+ を用い、かつB+ のプロジェクションレンジをシリサイド層3の中に合わせて打ち込み、その後熱処理により、多結晶シリコン中にボロンを拡散させる。

Claim (excerpt)：

多結晶シリコン層と、シリサイド層とを備えるポリサイド構造のゲート電極を備える半導体装置の製造方法であって、B+ のプロジェクションレンジをシリサイド層の中に合わせて打ち込み、その後熱処理により、多結晶シリコン中にボロンを拡散させることによりゲート電極をp+ 化することを特徴とする半導体装置の製造方法。

IPC (4)：

H01L 29/78 ,  H01L 21/28 301 ,  H01L 21/285 ,  H01L 21/3205

FI (2)：

H01L 29/78 301 G ,  H01L 21/88 Q