Pat
J-GLOBAL ID：200903011680664827
半導体装置
Inventor：
Applicant, Patent owner：
Agent (1)：
柏谷 昭司 (外1名)
Gazette classification：公開公報
Application number (International application number)：1993284638
Publication number (International publication number)：1995142568
Application date： Nov. 15, 1993
Publication date： Jun. 02, 1995
Summary：
【要約】【目的】 素子間分離手段に特徴を有する半導体装置に関し、制御容易な製造工程によって低電圧電源動作可能な半導体装置を提供する。【構成】 素子間分離用のpn接合34にかかる電圧が、このpn接合の順方向耐圧より低く設定され、このpn接合に逆方向の電圧がかかったときはもちろん、順方向の電圧がかかったときでも素子間分離を維持する。この素子間分離手段を用いると、同じ導電型のチャネルを有する2個のMISFET(D31,S31,G31およびD32,S32,G32)によってCMOS型インバータ、または、E/D型インバータと同様の機能を有する半導体装置を実現することができ、前者の場合は、同じ導電型の不純物を導入することによってCMOS型インバータを形成することができ、後者の場合は、デプレーション型MISFETを用いないため、動作速度を高速化することができる。
Claim (excerpt)：
同一導電型のチャネルが直列接続された2つのMISFETの拡散層と基板又はウェルの間に素子間分離用のpn接合が形成され、該素子間分離用のpn接合にかかる電圧が、該pn接合の順方向耐圧より低く設定されていることを特徴とする半導体装置。
IPC (3)：
H01L 21/761
, H01L 21/8234
, H01L 27/088
H01L 21/76 J
, H01L 27/08 102 A
