Pat

J-GLOBAL ID：200903011700980275

マルチプロセッサシステム

Inventor： 河田 哲郎 ,  黒石 範彦 ,  河内 賢一 ,  宮川 宣明 ,  相原 玲二 ,  小柳 光正
Applicant, Patent owner： 富士ゼロックス株式会社
Agent (1)： 南野 貞男 (外1名)
Gazette classification：公開公報
Application number (International application number)：1995234603
Publication number (International publication number)：1997062641
Application date： Aug. 22, 1995
Publication date： Mar. 07, 1997
Summary：

【要約】【課題】 複数のプロセッサが互いにデータ通信を行いながら処理を行うマルチプロセッサシステムにおいて、プロセッサ間データ通信に伴うデータ転送を高速化する。【解決手段】 複数のプロセッサと、該プロセッサの間でデータ通信を行う通信バスと、前記複数のプロセッサごとに設けられるローカルメモリとからなるマルチプロセッサシステムにおいて、特定クロック信号に同期してプロセッサ間のデータ通信を行う通信バスにデータを出力する出力用ラッチ回路と、前記特定クロック信号に同期して前記出力用ラッチ回路にデータを出力するデータ転送を行うプロセッサの内部データバスと、前記特定クロック信号に同期して前記内部データバスへのデータ転送を行うプロセッサとメモリの間のデータ転送用バスとをを備える。

Claim (excerpt)：

複数のプロセッサと、該プロセッサの間でデータ通信を行う通信バスと、前記複数のプロセッサごとに設けられるローカルメモリとからなるマルチプロセッサシステムにおいて、特定クロック信号に同期してプロセッサ間のデータ通信を行う通信バスにデータを出力する出力用ラッチ回路と、前記特定クロック信号に同期して前記出力用ラッチ回路にデータを出力するデータ転送を行うプロセッサの内部データバスと、前記特定クロック信号に同期して前記内部データバスへのデータ転送を行うプロセッサとメモリの間のデータ転送用バスとをを備えることを特徴とするマルチプロセッサシステム。

IPC (2)：

G06F 15/163 ,  H04L 12/40

FI (2)：

G06F 15/16 320 Z ,  H04L 11/00 320