Pat

J-GLOBAL ID：200903011807526135

量子ドットの作製方法

Inventor： 西 研一
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 野田 茂
Gazette classification：公開公報
Application number (International application number)：2000045342
Publication number (International publication number)：2001237413
Application date： Feb. 23, 2000
Publication date： Aug. 31, 2001
Summary：

【要約】【課題】 均一性の高い量子ドットを作製する。【解決手段】 InP(100)から成る半導体基板2上に、InPバッファー層4を成長させ、その後、InPバッファー層4の上に、InPと格子整合する上記第1の混晶半導体によるGaAsXSb1-X層6(X=0.51)を100nmの厚さに積層する。この層はInPとの格子不整合度が0.1%以下であるため、その表面は2次元的な平坦面となる。つづいて、GaAsXSb1-X層6の成長中に供給していたV族の元素(すなわちAs、Sb)の原料は量を変えずに連続的に供給しつつ、III族の元素の原料のみ切り替える。すなわち、Gaの原料をInの原料に切り替え、上記第2の混晶半導体によるInAsXSb1-X層8をGaAsXSb1-X層6の上に成長させる。このとき、格子不整合により同層の表面に量子ドット10が形成される。

Claim (excerpt)：

半導体基板上に混晶半導体を積層して量子ドットを作製する方法であって、第1の混晶半導体を、結晶成長により、前記半導体基板上に前記半導体基板との間の格子不整合による3次元成長が生じる臨界膜厚以下の膜厚で積層して2次元的平坦面を形成する第1の工程と、第2の混晶半導体を、結晶成長により、前記2次元的平坦面上に前記半導体基板との間の格子不整合による3次元成長が生じる臨界膜厚以上の膜厚で積層する第2の工程とを含み、前記第1および第2の混晶半導体は、Nを2以上、Kを1以上の整数として、共通のN種類の元素と、相互に異なるK種類の元素とをそれぞれ含み、前記N種類の元素は元素の周期律表における同一の族に属し、かつ前記K種類の元素より族番号が大きいことを特徴とする量子ドットの作製方法。

IPC (3)：

H01L 29/06 ,  H01L 21/205 ,  H01S 5/343

FI (3)：

H01L 29/06 ,  H01L 21/205 ,  H01S 5/343

F-Term (15)：

5F045AA05 ,  5F045AB12 ,  5F045AB17 ,  5F045AC08 ,  5F045AD09 ,  5F045AF04 ,  5F045BB12 ,  5F045DA53 ,  5F045DA56 ,  5F073AA75 ,  5F073CA07 ,  5F073CB07 ,  5F073DA05 ,  5F073DA06 ,  5F073EA29