Pat

J-GLOBAL ID：200903011817333980

ポリッシュ工程を備えたトレンチアイソレーションの形成方法及び半導体装置の製造方法

Inventor： 牛膓 哲雄 ,  早川 秀明
Applicant, Patent owner： ソニー株式会社
Agent (1)： 高月 亨
Gazette classification：公開公報
Application number (International application number)：1992285052
Publication number (International publication number)：1993275527
Application date： Sep. 30, 1992
Publication date： Oct. 22, 1993
Summary：

【要約】【目的】 広い(長い)凸部領域上に埋め込み材料が残ることなく平坦化を達成でき、よって平坦性の良好なトレンチアイソレーションを形成できる手段、被ポリッシュ部上にポリッシュストッパの作用を示す部分の分布に疎密がある場合にあっても、良好な平坦化形状を形成することができる手段の提供。【構成】 等方エッチング工程、多層エッチングストッパ構造、凸部均一化構造を設けることにより、均一な、あるいはポリッシュ残りのないポリッシュを達成して、半導体装置を得る。

Claim (excerpt)：

エッチングと堆積とを同時進行的に行う堆積手段によりトレンチを埋め込む埋め込み工程と、ポリッシュにより埋め込み材料を平坦化するポリッシュ工程とを含むトレンチアイソレーションの形成方法において、ポリッシュ工程前に、埋め込み材料を等方的にエッチングする等方エッチング工程を少なくとも含むことを特徴とするトレンチアイソレーションの形成方法。

IPC (2)：

H01L 21/76 ,  H01L 21/304 321

Patent cited by the Patent：

Cited by examiner (4)

• 特開平3-116753
  
• 特開平2-164018
  
• 特開昭59-178772
  
• 特開平3-159258