Pat

J-GLOBAL ID：200903011835605555

不揮発性半導体記憶装置およびその動作方法

Inventor： 成毛 清実 ,  鈴木 朋子 ,  山田 誠司 ,  小尾 えつし ,  押切 雅光
Applicant, Patent owner： 株式会社東芝 ,  東芝マイクロエレクトロニクス株式会社
Agent (1)： 鈴江 武彦
Gazette classification：公開公報
Application number (International application number)：1992164970
Publication number (International publication number)：1993190866
Application date： Jun. 23, 1992
Publication date： Jul. 30, 1993
Summary：

【要約】【目的】 この発明は電荷引き抜き後において、セルのしきい値のバラツキが小さくなる不揮発性半導体記憶装置およびその動作方法を提供しようとするものである。【構成】 基板領域、ソ-ス領域、ドレイン領域、電荷蓄積部、制御ゲ-トとから成るメモリセル(12)を有し、制御ゲ-トとソ-ス領域との間にソ-ス領域が高電位となる電圧を印加し、電荷蓄積部から電子をソ-ス領域に放出させる放出手段(26)と、ソ-ス領域とドレイン領域との間にドレイン領域が高電位となる電圧を印加し、ドレイン領域の近傍にアバランシェ・ホット・キャリア(AHC)を発生させ、このAHCを電荷蓄積部に注入する注入手段(28)と、を具備することを主要な特徴としている。このような装置であると、放出手段(26)により電子が放出された後にばらついているセルのしきい値を、注入手段(28)によりAHCを電荷蓄積部に注入することで改善できる。

Claim (excerpt)：

第1導電型の半導体基板領域と、この基板領域内に形成された第2導電型のソ-ス領域およびドレイン領域と、前記ソ-ス領域とドレイン領域との間のチャネル領域上にゲ-ト絶縁物を介して配置される電荷蓄積部と、前記電荷蓄積部上に層間絶縁膜を介して形成された制御ゲ-トとから成るメモリセルを有し、前記制御ゲ-トと前記ソ-ス領域、前記ドレイン領域および前記基板領域のいずれかの領域との間に前記いずれかの領域が高電位となる電圧を印加し、前記電荷蓄積部に蓄積された電子を前記いずれかの領域に放出させる放出手段と、前記制御ゲ-トに読み出し電圧以下の電圧を供給しながら、前記ソ-ス領域と前記ドレイン領域との間に前記ドレイン領域および前記ソ-ス領域のいずれかの領域が高電位となる電圧を印加し、前記高電位となった領域の近傍にアバランシェ・ホット・キャリアを発生させ、このアバランシェ・ホット・キャリアを前記電荷蓄積部に注入する注入手段と、を具備することを特徴とする不揮発性半導体記憶装置。

IPC (3)：

H01L 29/788 ,  H01L 29/792 ,  H01L 27/115

FI (2)：

H01L 29/78 371 ,  H01L 27/10 434