Pat
J-GLOBAL ID：200903011839737049
薄膜トランジスタパネルの製造方法
Inventor：
Applicant, Patent owner：
Gazette classification：公開公報
Application number (International application number)：1991355635
Publication number (International publication number)：1993173186
Application date： Dec. 24, 1991
Publication date： Jul. 13, 1993
Summary：
【要約】【目的】ゲートラインとキャパシタラインを陽極酸化処理してその表面に酸化膜を生成させるものでありながら、ゲートラインとキャパシタラインとを短絡させることなく酸化電圧印加ライン形成部を分離する。【構成】ゲートラインGLのみを酸化電圧印加ライン10に短絡させ、キャパシタラインCLはその端部をゲートラインGLに短絡させることにより、酸化電圧印加ライン10からゲートラインGLに電圧を印加するとともにこのゲートラインGLからキャパシタラインCLにも電圧を印加してゲートラインGLとキャパシタラインCLの陽極酸化処理を行ない、キャパシタラインCLのゲートライン短絡部を少なくとも陽極酸化処理を行なった後に切離し分離する。
Claim (excerpt)：
透明基板の上に、端子を交互に反対側に形成した複数本のゲートラインと、複数本のデータラインと、複数の薄膜トランジスタと、複数の画素電極と、前記画素電極との間にストレージキャパシタを構成する複数本のキャパシタラインと、この各キャパシタラインを共通接続する接地ラインとを設けた薄膜トランジスタパネルの製造方法において、前記基板上に、前記ゲートラインと前記キャパシタラインと酸化電圧印加ラインとを、前記ゲートラインの一端を前記酸化電圧印加ラインに短絡させ、かつ前記キャパシタラインの端部を前記ゲートラインに短絡させて形成する工程と、前記酸化電圧印加ラインから前記ゲートラインに電圧を印加するとともにこのゲートラインから前記キャパシタラインにも電圧を印加して陽極酸化処理を行ない、前記ゲートラインおよび前記キャパシタラインの表面に酸化膜を生成させる工程と、前記薄膜トランジスタと、前記画素電極と、前記データラインと、前記接地ラインとを形成する工程と、少なくとも前記陽極酸化処理を行なった後に前記キャパシタラインのゲートライン短絡部を切離し分離する工程と、からなることを特徴とする薄膜トランジスタパネルの製造方法。
IPC (3)：
G02F 1/136 500
, H01L 27/12
, H01L 29/784
Cited by examiner (6)
Show all
Return to Previous Page
