Pat

J-GLOBAL ID：200903011842509170

論理回路変換装置

Inventor： 小松 裕司
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 後藤 洋介 (外2名)
Gazette classification：公開公報
Application number (International application number)：1992293447
Publication number (International publication number)：1994149926
Application date： Oct. 30, 1992
Publication date： May. 31, 1994
Summary：

【要約】【目的】 論理回路の配線後の再タイミング検証を不要にし、配線容量による遅延を考慮した論理回路のテクノロジー変換を可能にする。【構成】 ネットリストを読み込み、論理ライブラリ22を対応表として論理式に変換する。テクノロジーライブラリ33へマッピングした後、セル配置を行い、正確な配線長を用いてタイミング解析を行う。タイミング制約を満足するまで、マッピング処理3、セル配置処理4をして最適化を行う。そして特定テクノロジーのセルを用いたネットリスト及び配置データを出力する。

Claim (excerpt)：

論理回路記述データを読み込む処理部と、前記論理回路記述データを論理式へ変換する処理部と、前記論理式をタイミング制約条件を満足するまで、特定のテクノロジーによって実現される論理素子間の接続データに変換する処理部と、前記接続データと論理素子のサイズに基づいて論理素子を配置する処理部と、前記論理素子の配置から配線長を算出し、論理素子の出力端子の固有遅延値と、その出力端子に接続される他のセルの端子容量と配線長から、論理回路の動作タイミングを計算する処理部と、タイミング制約条件を満足した接続データ及び配置データを出力する処理部とを、備えていることを特徴とする論理回路変換装置。