Pat
J-GLOBAL ID:200903011940615531
記憶素子
Inventor:
Applicant, Patent owner:
Agent (1):
京本 直樹 (外2名)
Gazette classification:公開公報
Application number (International application number):1993329342
Publication number (International publication number):1995193136
Application date: Dec. 27, 1993
Publication date: Jul. 28, 1995
Summary:
【要約】【目的】高誘電体膜や強誘電体などの機能性絶縁膜を利用した記憶素子において、電界集中がなく、微細化か容易な構造を提供する。【構成】二酸化シリコン膜101にに下層の素子とコンタクトをとるためのコンタクトホール102が開口され、導電性の物質103が埋め込まれており、白金/窒化チタンの2層膜で形成された下部電極104の側壁部には二酸化シリコン膜からなる側壁膜105が形成されている。側壁膜105の上端は下部電極(白金膜)上面よりも突き出させてあるため、その上に高誘電体膜や強誘電体膜などが形成される際、下部電極104の端部上で高誘電体膜の部分的薄膜化が起こらず、その結果、電界集中がない構造が得られる。従来の電界集中を避ける構造に比べ、高誘電体膜の損傷や目合わせマージン増大といったデメリットがない構造であり、薄膜化や微細化に適している。
Claim (excerpt):
導電性電極の端部が絶縁膜で被覆され、かつ前記絶縁膜の上端が前記電極の上面よりも上に出ている電極構造を有し、前記電極構造上に絶縁性薄膜が形成されている容量素子を備えたことを特徴とする記憶素子。
IPC (6):
H01L 21/8242
, H01L 27/108
, H01L 27/04
, H01L 21/822
, H01L 29/43
, H01L 41/187
FI (4):
H01L 27/10 325 J
, H01L 27/04 C
, H01L 29/46 Z
, H01L 41/18 101 D
Patent cited by the Patent:
Cited by examiner (2)
-
半導体装置およびその製造方法
Gazette classification:公開公報
Application number:特願平4-222579
Applicant:日本電気株式会社
-
半導体記憶装置
Gazette classification:公開公報
Application number:特願平4-279646
Applicant:シャープ株式会社
Return to Previous Page