Pat
J-GLOBAL ID：200903012089586350
半導体装置の製造方法
Inventor：
,
Applicant, Patent owner：
Agent (1)：
高田 守
Gazette classification：公開公報
Application number (International application number)：1993052136
Publication number (International publication number)：1994267935
Application date： Mar. 12, 1993
Publication date： Sep. 22, 1994
Summary：
【要約】【目的】 半導体装置における配線層14上に形成する第1および第2の保護絶縁膜22、23の成膜時および膜形成後の応力を低減して、下地配線層14の不良の発生を防止する。【構成】 半導体基板6上に配線層14形成後、圧縮応力を持つ第1の絶縁膜22aをプラズマCVD法により薄く形成し、その上に引っ張り応力を持つ第2の絶縁膜22bを熱CVD法により形成し、その上に圧縮応力を持つ第3の絶縁膜22cをプラズマCVD法により形成し、さらにその上に引っ張り応力を持つ樹脂系の塗布絶縁膜による第2の保護絶縁膜23を、第1〜第3の絶縁膜22a〜22cの応力による基板に対するそり量を解消するように膜厚を設定して形成する。
Claim (excerpt)：
半導体基板上に配線層を形成する工程と、次いで上記配線層上の全面に、外部からの水分や不純物の浸入を防ぐために、化学気相成長法(以下、CVD法と称す)によって圧縮応力を有する第1の保護絶縁膜を形成する工程と、次いで上記第1の保護絶縁膜上の全面に、外部からの応力の影響やα線の浸入を防ぐために、塗布形成法によって引っ張り応力を有する樹脂系の第2の保護絶縁膜を、上記第1の保護絶縁膜の応力により生じる上記半導体基板のそり量を解消するように、その膜厚を設定して形成する工程とを含むことを特徴とする半導体装置の製造方法。
Patent cited by the Patent：
Return to Previous Page
