Pat

J-GLOBAL ID：200903012146556470

半導体集積回路装置及びその製造方法

Inventor： 青山 仁子 ,  常野 克己 ,  佐藤 久子 ,  中村 高秀 ,  増田 弘生
Applicant, Patent owner： 株式会社日立製作所
Agent (1)： 秋田 収喜
Gazette classification：公開公報
Application number (International application number)：1996236066
Publication number (International publication number)：1998084112
Application date： Sep. 06, 1996
Publication date： Mar. 31, 1998
Summary：

【要約】【課題】 STI構造を用いたLSIにおいて、接合容量の低減と寄生MOS特性の向上を図ることが可能な技術を提供する。【解決手段】 MOSトランジスタのような回路素子を構成する素子領域であるソース領域6、13及びドレイン領域7、14のソース電極9、16及びドレイン電極10、17の直下位置における接合部の深さd1が、絶縁体12の側面に接する位置における接合部の深さd2よりも大きく形成されている。これは、各領域6、13、7、14にドープされている不純物を絶縁体12内に偏析させる処理を施すことにより実現できる。これにより、素子領域周辺の空乏層18の広がりが大きくなるので、接合容量の低減を図れ、また、寄生MOS特性を決定するゲート長も長くなるため、寄生MOS特性の向上を図ることができる。

Claim (excerpt)：

共通の半導体領域に複数の回路素子を集積し各回路素子間を絶縁体によって絶縁分離した半導体集積回路装置であって、前記回路素子を構成する素子領域の電極直下位置における接合部の深さが、前記絶縁体の側面に接する位置における接合部の深さよりも大きく形成されていることを特徴とする半導体集積回路装置。

IPC (3)：

H01L 29/78 ,  H01L 21/76 ,  H01L 27/08 331

FI (3)：

H01L 29/78 301 R ,  H01L 27/08 331 A ,  H01L 21/76 L