Pat

J-GLOBAL ID：200903012225633065

逓倍回路

Inventor： 山岸 一史
Applicant, Patent owner： 日本電気アイシーマイコンシステム株式会社
Agent (1)： 京本 直樹 (外2名)
Gazette classification：公開公報
Application number (International application number)：1992292842
Publication number (International publication number)：1994152338
Application date： Oct. 30, 1992
Publication date： May. 31, 1994
Summary：

【要約】【目的】逓倍回路における逓倍された出力信号のパルス幅を自動的に調整し、フリップ・フロップ回路等の制御信号として使用可能とすること。【構成】逓倍信号gによりトグル型フリップ・フロップ回路14が動作するまで、入力信号bの立ち下がりエッジにより分周カウンタ回路12を動作させ、分周カウンタ回路12の出力信号d,eを制御信号としたデコーダ回路13の出力信号により遅延回路1〜4において遅延された信号を、それぞれ対応するORゲート5〜6が選択し、順次遅延量を増加させトグル型フリップフロップ回路14が動作をした時点で出力信号fが“H”レベルとなりOR回路9により分周カウンタ回路12の動作を停止させる事により、十分なパルス幅を持った逓倍信号gが出力される。

Claim (excerpt)：

入力信号の端子に接続され、前記入力信号をそれぞれ遅延させるN(正の整数)個の遅延回路と、前記N個の遅延回路から出力される遅延信号をそれぞれ一方の入力端子に入力し、他方の入力端子には所定の選択信号をそれぞれ入力するN個のORゲートと、前記入力信号と出力端子の出力信号とを入力して、複数のレベル信号を出力するレベル信号選択出力回路と、前記レベル信号選択出力回路から出力される複数のレベル信号を受けて、前記N個のORゲートに入力されるN個の前記選択信号を出力するデコーダ回路と、前記N個のORゲートの出力信号の論理積を出力するANDゲートと、前記ANDゲートの出力信号と前記入力信号との排他的論理和を前記出力端子の出力信号として出力する回路とを備えることを特徴とする逓倍回路。