Pat

J-GLOBAL ID：200903012227086304

半導体装置の製造方法

Inventor： 大石 三真
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 菅野 中
Gazette classification：公開公報
Application number (International application number)：1995159463
Publication number (International publication number)：1997008298
Application date： Jun. 26, 1995
Publication date： Jan. 10, 1997
Summary：

【要約】【目的】 ポリサイドゲート電極によるゲート酸化膜の耐圧劣化と、高融点金属シリサイド膜の剥がれを防止する。【構成】 非晶質の高融点金属シリサイド膜4をパターニングし熱処理を行い非晶質の高融点金属シリサイド膜4を結晶化させ、その後シリコン膜3のパターニングを行いゲート電極7を形成する。

Claim (excerpt)：

ゲート絶縁膜形成工程と、シリコン膜形成工程と、シリサイド膜形成工程と、結晶化工程と、ゲート電極形成工程とを有する半導体装置の製造方法であって、ゲート絶縁膜形成工程は、半導体基板上にゲート絶縁膜を形成する処理であり、シリコン膜形成工程は、前記ゲート絶縁膜上にシリコン膜を形成する処理であり、 シリサイド膜形成工程は、前記シリコン膜上に非晶質の高融点金属シリサイド膜を形成する処理であり、結晶化工程は、前記非晶質の高融点金属シリサイド膜をパターニングし熱処理により前記非晶質の高融点金属シリサイド膜を結晶化させる処理であり、ゲート電極形成工程は、前記シリコン膜をパターニングしてゲート電極を形成する処理であることを特徴とする半導体装置の製造方法。

IPC (3)：

H01L 29/78 ,  H01L 21/285 301 ,  H01L 29/43

FI (3)：

H01L 29/78 301 G ,  H01L 21/285 301 T ,  H01L 29/62 G