Pat

J-GLOBAL ID：200903012250993955

オフセット印刷法による薄膜トランジスタ回路の形成方法

Inventor： 秋本 靖匡 ,  小林 正芳 ,  三上 佳朗
Applicant, Patent owner： 株式会社ジーティシー
Agent (1)： 志賀 正武 (外2名)
Gazette classification：公開公報
Application number (International application number)：1994028545
Publication number (International publication number)：1995240523
Application date： Feb. 25, 1994
Publication date： Sep. 12, 1995
Summary：

【要約】【目的】 大型薄膜トランジスタ回路を製造するに際して、円圧型オフセット印刷機を用い、印刷版1に形成されたパターンが薄膜トランジスタ回路の基板10上に忠実な寸法で転写されるようにした薄膜トランジスタ回路の形成方法を得る。【構成】 印刷版1と転写体6との相対的平行移動速度である転移速度Pと、転写体6と薄膜トランジスタ回路基板10との相対的平行移動速度である転写速度Qとを、パターンの寸法誤差が最小となるように、それぞれ異なる速度でかつ一定に調整する。

Claim (excerpt)：

円圧型オフセット印刷機を用い、印刷版上にレジストインキによるパターンを形成し、この印刷版上のパターンを円筒状転写体の周面に転移し、次いでこの転写体上のパターンを薄膜トランジスタ回路基板の被エッチング層からなる被転写層上に転写して、この被転写層上にレジストパターンを形成する薄膜トランジスタ回路の形成方法において、印刷版と転写体との相対的平行移動速度である転移速度と、転写体と薄膜トランジスタ回路基板との相対的平行移動速度である転写速度とを、印刷版上のパターンと被転写層上のレジストパターンとの寸法誤差が最小となるように、それぞれ異なる速度でかつ一定に調整することを特徴とするオフセット印刷法による薄膜トランジスタ回路の形成方法。

IPC (7)：

H01L 29/786 ,  H01L 21/336 ,  B41F 3/34 ,  B41F 17/14 ,  C23F 1/00 102 ,  H01L 21/027 ,  H01L 29/40

FI (4)：

H01L 29/78 311 Y ,  H01L 21/30 564 Z ,  H01L 21/30 568 ,  H01L 21/30 569