Pat
J-GLOBAL ID：200903012276715783

液晶表示装置及びその製造方法

Inventor：
ホン・ギュ・キム

About ホン・ギュ・キム


Applicant, Patent owner：
エルジー電子株式会社

About エルジー電子株式会社


Agent (1)： 山川 政樹
Gazette classification：公開公報
Application number (International application number)：1997153570
Publication number (International publication number)：1998062819
Application date： Jun. 11, 1997
Publication date： Mar. 06, 1998
Summary：
【要約】【課題】 本発明は従来の液晶表示装置の開口率が低く、ゲートラインの抵抗が大きく、水素化工程時に長時間がかかる問題点を解決する。【解決手段】 基板上の薄膜トランジスタ領域に第1半導体層を、蓄積キャパシタ領域に第2半導体層を形成し、第2半導体層に不純物をイオン注入する。第1半導体層の上部にゲート電極を形成し、同時にゲート絶縁膜上に第2半導体層と連結されるように共通電極ラインを形成する。ゲート電極をマスクとして第1半導体層に不純物をイオン注入し、ソース領域とドレーン領域とを形成し、第1半導体層のドレーン領域に連結されるように、画素領域に画素電極を形成する。ゲート電極に連結されるように、第1層間絶縁膜上にゲートラインを形成し、第1半導体層のソース領域に連結されるように、第2層間絶縁膜上にデータラインを形成する。
Claim (excerpt)：
マトリクス形態の画素領域と前記画素領域との間に、相互に垂直方向に形成される、複数のゲートラインとデータラインとを有する液晶表示装置において、前記基板上の各画素領域に形成され、ソース領域とドレーン領域とを有する第1半導体層と;前記基板上の各画素領域に形成され、蓄積キャパシタの電極に使用される第2半導体層と;前記第1半導体層のソース領域とドレーン領域との間に形成され、前記各ゲートラインに接触して形成されるゲート電極と;前記第2半導体層に接触し、前記各データラインの下側に形成され、蓄積キャパシタの電極に使用される共通電極ラインと;前記第1半導体層のドレーン領域に接触し、各画素領域に形成される画素電極とを有することを特徴とする液晶表示装置。
IPC (4)：
G02F 1/136 500 ,  G02F 1/1343 ,  H01L 29/786 ,  H01L 21/336
FI (5)：
G02F 1/136 500 ,  G02F 1/1343 ,  H01L 29/78 612 C ,  H01L 29/78 612 Z ,  H01L 29/78 627 E
Patent cited by the Patent：
Cited by examiner (4)
  • 特開平1-129234
  • 特開昭62-247337
  • 特開昭58-088781
Show all

Return to Previous Page

TOP

BOTTOM