Pat

J-GLOBAL ID：200903012351556076

低温ポリシリコンTFTの製造方法

Inventor： 花木 豊 ,  石川 克也
Applicant, Patent owner： 松下電器産業株式会社
Agent (1)： 宮井 暎夫
Gazette classification：公開公報
Application number (International application number)：2000122738
Publication number (International publication number)：2001308337
Application date： Apr. 24, 2000
Publication date： Nov. 02, 2001
Summary：

【要約】【課題】低温ポリシリコンTFT製造方法に使用されるLDD構造の形成において、マスク工程の増加を解決し、シンプルで優れた低温ポリシリコンTFTの製造方法を提供する。【解決手段】トランジスタゲートパターニング後に等方性エッチングにより、電極上にゲート電極よりも面積の大きい金属膜を形成し、その上から注入するB,Pを注入することにより1度の注入でLDD構造のトランジスタを形成することができるシンプルで優れた低温ポリシリコンTFTの製造方法が得られる。

Claim (excerpt)：

基板の上面に形成したポリシリコン層上にゲート絶縁膜を堆積する工程と、前記ゲート絶縁膜上に第一の金属膜を堆積する工程と、前記第一の金属膜上に前記第一の金属膜と異なる材質の第二の金属膜を堆積する工程と、パターニングしたレジストを用いて前記第二の金属膜をトランジスタゲートパターニングする工程と、前記第一の金属膜を前記第二の金属膜より長さ・幅ともに小さくなるように等方性エッチングする工程と、前記第一の金属膜を前記第二の金属膜より小さくした構造をマスクとしてソース・ドレインの不純物原子を注入してLDD構造のトランジスタを形成する工程とを含む低温ポリシリコンTFTの製造方法。

IPC (2)：

H01L 29/786 ,  H01L 21/336

FI (3)：

H01L 29/78 616 A ,  H01L 29/78 616 M ,  H01L 29/78 617 K

F-Term (13)：

5F110AA16 ,  5F110BB02 ,  5F110CC02 ,  5F110DD02 ,  5F110DD13 ,  5F110EE02 ,  5F110EE14 ,  5F110EE22 ,  5F110GG02 ,  5F110GG13 ,  5F110HJ01 ,  5F110HM15 ,  5F110QQ11