Pat

J-GLOBAL ID：200903012487763954

半導体装置および半導体装置の製造方法

Inventor： 長谷川 滋 ,  松田 秀雄 ,  馬場 嘉朗 ,  土谷 政信
Applicant, Patent owner： 株式会社東芝
Agent (1)： 鈴江 武彦 (外6名)
Gazette classification：公開公報
Application number (International application number)：1998029865
Publication number (International publication number)：1999233765
Application date： Feb. 12, 1998
Publication date： Aug. 27, 1999
Summary：

【要約】【課題】本発明は、ストライプ状のトレンチゲートを有するIGBTにおいて、一方向にのみ応力が集中するのを緩和して、リーク電流の発生や結晶欠陥の発生を防止できるようにすることを最も主要な特徴とする。【解決手段】たとえば、IGBT10の終端領域11内を、配線領域14により、1つのゲートパッド領域12と3つの素子領域13a,13b,13cとに分割する。そして、それぞれに形成されるトレンチゲート15の向きが、各素子領域13a,13b,13c間で互いに直交するように、各素子領域13a,13b,13cを配置する。こうして、各素子領域13a,13b,13cにおけるトレンチゲート15の向きを互いに直交させることで、トレンチゲート15のストライプ方向と直交する一方向のみに集中していた応力の方向を、全体で略平均化できるようにする構成となっている。

Claim (excerpt)：

同一基板上に、複数のゲート電極が互いに平行になるように設けられた半導体装置であって、前記基板と前記ゲート電極との間に働く応力が、前記基板内において略平均化するように、前記ゲート電極を形成するようにしたことを特徴とする半導体装置。

FI (2)：

H01L 29/78 655 F ,  H01L 29/78 653 A

Patent cited by the Patent：

Cited by examiner (3)

• 特開昭63-273333
  
• 特開昭59-155144
  
• 特開昭60-121756