Pat
J-GLOBAL ID：200903012595687946
低減したオン抵抗と耐圧性を有する埋込層を備えたトレンチ形電界効果トランジスタ
Inventor：
,
,
,
,
Applicant, Patent owner：
Agent (1)：
大島 陽一
Gazette classification：公表公報
Application number (International application number)：1997509395
Publication number (International publication number)：1999501458
Application date： Aug. 16, 1996
Publication date： Feb. 02, 1999
Summary：
【要約】トレンチ形DMOSトランジスタは、ドレイン領域(14)と上部に延在するドリフト領域(10)との間に形成され、ドリフト領域及びドレイン領域と同じドーピング型(N)を有する埋込層領域(16)を含む。埋込層領域は、ドレイン領域(N-)或いはドリフト領域より高くドープ(N+)され、例えば、上部に延在するドリフト領域のエピタキシャル成長の前に注入することにより形成される。埋込層領域に対する最適のドーピングプロファイルを提供することにより、なだれ降伏が、埋込層領域/基体部領域で発生するのを確実する。従って、先行技術において存在したJFET領域が除去されるために、ドレイン-ソース間オン抵抗が下がり、素子の耐圧性及び信頼性が向上する。
Claim (excerpt)：
トランジスタであって、 第1の導電型にドープされた基板領域と、 前記基板領域上に延在し、前記基板より低濃度に、前記第1の導電型にドープされたドリフト領域と、 前記ドリフト領域上に延在し、第2の導電型にドープされた基体部領域と、 前記基体部領域の主面から、前記基体部領域を通って埋め込まれている導電性ゲート電極と、 前記第2の導電型にドープされ、前記基体部領域内に形成され、前記主面まで延在するソース領域と、 ドリフト領域より高濃度で前記第1の導電型にドープされ、少なくとも前記ドリフト領域内の一部に、前記基板領域と隣接して延在する埋込層領域とを有することを特徴とするトランジスタ。
FI (2)：
H01L 29/78 652 H
, H01L 29/78 653 A
