Pat
J-GLOBAL ID：200903012788686432
半導体装置
Inventor：
,
Applicant, Patent owner：
Agent (1)：
早瀬 憲一
Gazette classification：公開公報
Application number (International application number)：1992083347
Publication number (International publication number)：1993251551
Application date： Mar. 03, 1992
Publication date： Sep. 28, 1993
Summary：
【要約】【目的】 ウエル間リークの増大が抑制され、且つ、ラッチアップ耐性が向上した高性能の半導体装置を得る。【構成】 Nウエル2とPウエル3の境界部のPN接合から延びる空乏層が、その周囲に生成する欠陥に届かないよう、Nウエル2とPウエル3の境界部から所定距離離れたPウエル3内にトレンチ溝4を形成する。
Claim (excerpt)：
第1導電型の半導体基板上に、その表面領域に第1導電型高濃度層及び第2導電型高濃度層を有する第1導電型ウエルと、その表面領域に第1導電型高濃度層及び第2導電型高濃度層を有する第2導電型ウエルとが形成された半導体装置において、上記第1導電型ウエルと上記第2導電型ウエルとの境界部から所定距離離れた上記第1導電型ウエル内の所定領域にその内部に絶縁物が充填されたトレンチ溝が形成されていることを特徴とする半導体装置。
Patent cited by the Patent：
Return to Previous Page
