Pat

J-GLOBAL ID：200903012944362456

半導体装置及びその製造方法

Inventor： 武田 健一 ,  宮崎 博史 ,  日野出 憲治
Applicant, Patent owner： 株式会社日立製作所
Agent (1)： 小川 勝男
Gazette classification：公開公報
Application number (International application number)：1995139053
Publication number (International publication number)：1996335582
Application date： Jun. 06, 1995
Publication date： Dec. 17, 1996
Summary：

【要約】【目的】微細な銅もしくは銅合金配線を有する半導体装置及びその製造方法を提供する。【構成】半導体素子が形成された基体301上に絶縁膜201,第1の接着層101,銅膜102,区画壁103,第2の銅膜102A,第2の接着層101Aを形成した後、フォトリソグラフィー法及びドライエッチング法により、所望のパターニングされた導電体を得る。

Claim (excerpt)：

半導体素子が形成された基体上に形成された絶縁膜と、前記絶縁膜上に直接形成された導電体において、前記導電体中の銅もしくは銅合金層の膜厚方向に1または複数の区画壁が設けられていることを特徴とする半導体装置。

FI (2)：

H01L 21/88 R ,  H01L 21/88 M