Pat

J-GLOBAL ID：200903012945728144

ビアホール内の配線形成方法

Inventor： 片山 悟志
Applicant, Patent owner： 川崎製鉄株式会社
Agent (1)： 森 哲也 (外2名)
Gazette classification：公開公報
Application number (International application number)：1994119061
Publication number (International publication number)：1995326672
Application date： May. 31, 1994
Publication date： Dec. 12, 1995
Summary：

【要約】【目的】下層配線の浸食等の不具合を招くことなく、ビアホール内壁表層部から外部に水分を除去できるようにする。【構成】半導体基板1上に下層配線2を形成し、その上面を薄いTiN膜である反射防止膜3で覆う。次いで、半導体基板1表面全体を層間絶縁膜7で覆い、その上面に下層配線2に対応して窓が開いたレジストパターン8を形成する(図1(a)参照)。次いで、異方性エッチングを行ってビアホール9を形成する(図1(b)参照)。ただし、下層配線2上面の反射防止膜3は除去せずに残存させる。ビアホール9が開口したら、脱水剤として加熱したH2 SO4 (又は加熱したPOCl3 )を用いて、半導体基板1表面全体を洗浄し、その後に上層配線10を形成するとともに、下層配線2及び上層配線10間をビアホール9内に入り込んだ配線材料によって接続する(図1(d)参照)。

Claim (excerpt)：

半導体装置の下層配線及び上層配線間を接続するビアホール内に配線を形成する方法であって、前記下層配線上の層間絶縁膜に、その下層配線上面に薄いチタンナイトライド膜及び薄い酸化膜の内の少なくとも一方が残存するようにビアホールを開口し、次いで脱水剤を用いて半導体基板表面の脱水処理を行い、その後に前記ビアホール内に配線を形成することを特徴とするビアホール内の配線形成方法。

IPC (2)：

H01L 21/768 ,  H01L 21/28