Pat

J-GLOBAL ID：200903012948833739

デユアルポートRAMを用いる制御回路

Inventor： 高橋 淳 ,  鈴木 将介
Applicant, Patent owner： 株式会社新興製作所 ,  東京電気株式会社
Agent (1)： 石井 光正
Gazette classification：公開公報
Application number (International application number)：1991197185
Publication number (International publication number)：1993020212
Application date： Jul. 11, 1991
Publication date： Jan. 29, 1993
Summary：

【要約】【目的】 DPRAMの一方にウェイト機能を持たないCPUを接続した場合の、DPRAM同時アクセスによる異常を検出して誤動作を未然に防止すること。【構成】 DPRAMからウェイト機能を持たないCPUに向けて出力されるBUSY信号を受けて、このCPUによるDPRAMのアクセスを禁止するエラー信号を出力する異常検出回路4を設けた。

Claim (excerpt)：

デュアルポートRAMの一方のポートにウェイト機能付きの第1のCPUを接続し、他方のポートにウェイト機能を持たない第2のCPUを接続した制御回路において、前記第1のCPUから前記デュアルポートRAMを一方のポートを介してアクセスする場合、他方のポートから出力されるビジー信号と、前記第1および第2のCPUのアドレスラッチポート端子から出力されるアドレスラッチ信号とを取り込んで、エラー信号を生成し、前記第2のCPUに出力してこの第2のCPUによるデュアルポートRAMのアクセスを禁止する異常検出回路を設けたことを特徴とするデュアルポートRAMを用いる制御回路。

IPC (2)：

G06F 12/16 310 ,  G11C 11/41

Patent cited by the Patent：

Cited by examiner (3)

• 特開平1-258291
  
• 特開平3-127162
  
• 特開平2-090260