Pat

J-GLOBAL ID：200903012976856396

半導体装置およびその製造方法

Inventor： 上野 久史
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 京本 直樹 (外2名)
Gazette classification：公開公報
Application number (International application number)：1993271107
Publication number (International publication number)：1995130737
Application date： Oct. 29, 1993
Publication date： May. 19, 1995
Summary：

【要約】【目的】リード線のボンディング不良を低減させる。【構成】下層配線3を含む酸化シリコン膜4上に配線用の第1の溝5及びボンディングパッド用の第2の溝6を形成し、その後スルーホール7を形成する。この時同時に第2の溝6の底面をさらに深くエッチングする。その後、Al膜を成膜し、研磨法により、溝以外のAl膜を除去し上層配線8とボンディングパッド9を形成する。

Claim (excerpt)：

半導体基板上に形成された絶縁膜と、この絶縁膜に形成された浅い溝と深い溝と、この浅い溝中に形成された配線と、前記深い溝中に形成されたボンディングパッドとを含むことを特徴とする半導体装置。

IPC (4)：

H01L 21/3205 ,  H01L 21/304 321 ,  H01L 21/60 301 ,  H01L 21/768

FI (3)：

H01L 21/88 J ,  H01L 21/88 A ,  H01L 21/90 A