Pat

J-GLOBAL ID：200903013014828648

半導体記憶装置

Inventor： 三木 浩史 ,  中井 浩巳 ,  櫛田 惠子 ,  嶋本 泰洋 ,  ▲高▼谷 信一郎 ,  藤崎 芳久
Applicant, Patent owner： 株式会社日立製作所
Agent (1)： 高橋 明夫
Gazette classification：再公表公報
Application number (International application number)：JP1998000027
Publication number (International publication number)：WO1998031053
Application date： Jan. 08, 1998
Publication date： Jul. 16, 1998
Summary：

【要約】コンデンサの上部電極を、ショットキー障壁層、水素拡散防止層、反応防止層、吸着阻止層のそれぞれの作用を有する積層膜で構成する。それにより、還元性雰囲気による容量低下、絶縁不良、電極剥離が防止できる。また、長期信頼性の向上が図れる。

Claim (excerpt)：

第1の電極と、高強誘電体膜と、第2の電極とから構成されるコンデンサと、 前記第2の電極へ到達する水素分子の量が1013個/cm2以下となるような第4の膜とを有することを特徴とする半導体記憶装置。

IPC (4)：

H01L 27/108 ,  H01L 21/8242 ,  H01L 27/10 ,  H01L 27/04