Pat

J-GLOBAL ID：200903013035181490

アクティブマトリクス型表示回路

Inventor： 竹村 保彦 ,  山崎 舜平
Applicant, Patent owner： 株式会社半導体エネルギー研究所
Gazette classification：公開公報
Application number (International application number)：1996310033
Publication number (International publication number)：1998142636
Application date： Nov. 06, 1996
Publication date： May. 29, 1998
Summary：

【要約】【課題】 薄膜トランジスタを用いたアクティブマトリクス型表示回路において、補助容量を得るための構造を提供する。【解決手段】 ボトムゲイト型薄膜トランジスタを用いたアクティブマトリクス型表示回路において、ブラックマトリクスとして機能する導電性被膜とデータ配線の間の層間絶縁物を薄い窒化珪素膜とポリイミド膜の多層構造とし、補助容量を形成せんとする部分のポリイミドをエッチングし、該導電性被膜と半導体層(もしくはデータ配線と同じ金属層)との間に窒化珪素膜を誘電体とする容量を形成する。

Claim (excerpt)：

ボトムゲイト型の薄膜トランジスタと、ゲイト配線およびデータ配線と、N型もしくはP型の半導体層、もしくは該半導体層に接続し、前記データ配線と同じ層の金属配線と、ブラックマトリクスとして機能し、一定の電位に保持された導電性被膜と、前記導電性被膜と前記データ配線の間にあり、窒化珪素層と樹脂層を有する層間絶縁物と、を有するアクティブマトリクス型表示回路において、前記層間絶縁物において、窒化珪素層は、樹脂層の下にあり、前記層間絶縁物の樹脂層がエッチングされた部分に、前記半導体層と前記導電性被膜、あるいは前記金属配線と前記導電性被膜を両電極とし、少なくとも前記層間絶縁物の窒化珪素層を誘電体とする補助容量が形成されているアクティブマトリクス型表示回路。

IPC (4)：

G02F 1/136 500 ,  G09F 9/35 ,  H01L 29/786 ,  H01L 21/336

FI (3)：

G02F 1/136 500 ,  G09F 9/35 ,  H01L 29/78 612 Z