Pat

J-GLOBAL ID：200903013046930878

半導体集積回路装置の製造方法

Inventor： 長谷川 昇雄 ,  加藤 毅 ,  平沼 雅幸 ,  寺澤 恒男 ,  西村 美智夫 ,  酒井 毅 ,  本間 靖浩
Applicant, Patent owner： 株式会社日立製作所 ,  日本テキサス・インスツルメンツ株式会社
Agent (1)： 梶原 辰也
Gazette classification：公開公報
Application number (International application number)：1997137586
Publication number (International publication number)：1998312958
Application date： May. 13, 1997
Publication date： Nov. 24, 1998
Summary：

【要約】【課題】 照明形状変更に伴うコマ収差による合わせずれの影響を回避する。【解決手段】 マスク製作工程51において通常照明用合わせ検査マーク付きワード線用マスク60、輪帯照明用合わせ検査マーク付き開口部用マスク70が製作され、露光工程52でワード線用マスク60のウエハ露光時には通常照明が使用され、開口部用マスク70のウエハ露光時には輪帯照明が使用される。【効果】 顕在化された通常照明用合わせ検査マークパターンの合わせ検査に際し、通常照明用合わせ検査マークパターンと、先に顕在化された輪帯照明用合わせ検査マークパターンとの間の位置ずれ量につき通常照明と変形照明との相違に伴うコマ収差による位置ずれ量を考慮外に置くことができるため、通常照明用合わせ検査マークパターンと輪帯照明用合わせ検査マークパターンの位置ずれ量を測定することで、実用パターン同士の真の位置ずれ量を測定できる。

Claim (excerpt)：

互いに関連する複数の実用マスクパターンおよび合わせ検査マークがそれぞれ形成された複数枚のフォトマスクが製作されるフォトマスク製作工程と、同一の半導体ウエハに前記各フォトマスクの各実用マスクパターンおよび合わせ検査マークが同時に露光される露光工程と、前記半導体ウエハに露光された前記各実用マスクパターンおよび前記合わせ検査マークを顕在化させる顕在化工程と、前記露光工程後に先に顕在化された合わせ検査マークパターンと、後に顕在化される合わせ検査マークパターンとの位置ずれを検査する検査工程と、を備えている半導体集積回路装置の製造方法であって、前記フォトマスク製作工程において、前記各フォトマスクとして通常照明用合わせ検査マークを有するフォトマスクと、変形照明用合わせ検査マークを有するフォトマスクとがそれぞれ製作され、前記露光工程において、前記通常照明用合わせ検査マークを有するフォトマスクが前記半導体ウエハに露光される際には通常照明が使用され、前記変形照明用合わせ検査マークを有するフォトマスクが前記半導体ウエハに露光される際には変形照明が使用されることを特徴とする半導体集積回路装置の製造方法。

IPC (6)：

H01L 21/027 ,  G03F 1/08 ,  G03F 9/00 ,  H01L 21/66 ,  H01L 27/108 ,  H01L 21/8242

FI (7)：

H01L 21/30 527 ,  G03F 1/08 N ,  G03F 9/00 H ,  H01L 21/66 J ,  H01L 21/66 A ,  H01L 21/30 522 B ,  H01L 27/10 621 C