Pat
J-GLOBAL ID：200903013051315022
半導体記憶装置
Inventor：
Applicant, Patent owner：
Agent (1)：
鈴木 喜三郎 (外1名)
Gazette classification：公開公報
Application number (International application number)：1991215241
Publication number (International publication number)：1993055523
Application date： Aug. 27, 1991
Publication date： Mar. 05, 1993
Summary：
【要約】【目的】動作上優れた対象性を有するビット線負荷回路を備えた半導体装置を提供すること。【構成】 イオン打ち込みにより不純物領域が形成され少なくとも一組のトランジスタ対を含むビット線負荷回路を有し、前記ビット線負荷回路により複数のメモリセルが接続されるビット線の電位が所定電位に設定される半導体記憶装置において、基板面に垂直な軸とイオン打ち込み方向との間に1 ゚以上の角度が生ずる方向に対し、少なくとも前記一組のトランジスタ対のチャネル方向が垂直となるよう配置されることを特徴とする。【効果】ビット線負荷回路を構成するトランジスタに、イオン打ち込み時のオフセット領域に起因する寄生抵抗の発生するのを防ぎ、動作上優れた対象性を有するビット線負荷回路を備えた半導体装置を実現できる。
Claim (excerpt)：
イオン打ち込みにより不純物領域が形成され少なくとも一組のトランジスタ対を含むビット線負荷回路を有し、前記ビット線負荷回路により複数のメモリセルが接続されるビット線の電位が所定電位に設定される半導体記憶装置において、基板面に垂直な軸とイオン打ち込み方向との間に1 ゚以上の角度が生ずる方向に対し、少なくとも前記一組のトランジスタ対のチャネル方向が垂直となるよう配置されることを特徴とする半導体記憶装置。
IPC (2)：
FI (2)：
H01L 27/10 381
, G11C 11/34 305
