Pat

J-GLOBAL ID：200903013062602791

半導体記憶装置

Inventor： 遠藤 哲郎
Applicant, Patent owner： 株式会社東芝
Agent (1)： 鈴江 武彦
Gazette classification：公開公報
Application number (International application number)：1994277905
Publication number (International publication number)：1996139209
Application date： Nov. 11, 1994
Publication date： May. 31, 1996
Summary：

【要約】【目的】 絶縁膜に欠陥ポイントやリークポイントが存在しても、電荷蓄積層中の全ての電荷が消滅してしまわないメモリセル構造を実現し、製造歩留り及び信頼性の向上をはかり得る半導体記憶装置を提供することにある。【構成】 半導体基板11上に、トンネル絶縁膜12,電荷蓄積層13,ゲート絶縁膜14及び制御ゲート15を積層してなるMOSトランジスタ構造のメモリセルがマトリクス配置され、基板11と電荷蓄積層13間の電荷の授受によりデータの書き替えを行う半導体記憶装置において、電荷蓄積層13を、各々のメモリセルで複数個に分割して形成したことを特徴とする。

Claim (excerpt)：

半導体基板上に、第1の絶縁膜,電荷蓄積層,第2の絶縁膜及び制御ゲートを積層してなるMOSトランジスタ構造のメモリセルがマトリクス配置され、電荷蓄積層と基板又は制御ゲートとの間の電荷の授受によりデータの書き替えを行う半導体記憶装置において、前記電荷蓄積層は、各々のメモリセルで複数個に分割されていることを特徴とする半導体記憶装置。

IPC (3)：

H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792