Pat

J-GLOBAL ID：200903013066219216

半導体装置の製造方法

Inventor： 竹内 文代 ,  渡辺 和廣
Applicant, Patent owner： 富士通株式会社
Agent (1)： 井桁 貞一
Gazette classification：公開公報
Application number (International application number)：1991208298
Publication number (International publication number)：1993047722
Application date： Aug. 20, 1991
Publication date： Feb. 26, 1993
Summary：

【要約】【目的】 本発明は、半導体装置の製造方法に関し、ドライエッチング後の金属膜パターンエッジに残った変質したレジストを略完全に除去することができ、異常成長及びエッチング液等の染み込みによる金属膜パターンの腐食等を生じ難くすることができ、製品としての信頼性及び歩留まりを向上させることができる半導体装置の製造方法を提供することを目的とする。【構成】 レジストパターン3をマスクとして金属膜をドライエッチングして金属膜パターン2を形成する工程と、次いで、該レジストパターン3をレジスト剥離液で除去する工程と、次いで、該金属膜パターン2を高真空中で不活性ガスのイオンビームによるスパッタエッチングで表面処理する工程と、次いで、該金属膜パターン2を覆うように絶縁膜4を成膜する工程とを含むように構成する。

Claim (excerpt)：

レジストパターン(3)をマスクとして金属膜をドライエッチングして金属膜パターン(2)を形成する工程と、次いで、該レジストパターン(3)をレジスト剥離液で除去する工程と、次いで、該金属膜パターン(2)を高真空中で不活性ガスのイオンビームによるスパッタエッチングで表面処理する工程と、次いで、該金属膜パターン(2)を覆うように絶縁膜(4)を成膜する工程とを含むことを特徴とする半導体装置の製造方法。

IPC (5)：

H01L 21/302 ,  G02F 1/1343 ,  G02F 1/136 500 ,  H01L 27/12 ,  H01L 29/784