Pat

J-GLOBAL ID：200903013088662458

薄膜トランジスタ

Inventor： 松本 広 ,  渡辺 仁
Applicant, Patent owner： カシオ計算機株式会社
Agent (1)： 杉村 次郎
Gazette classification：公開公報
Application number (International application number)：1992166674
Publication number (International publication number)：1993335580
Application date： Jun. 03, 1992
Publication date： Dec. 17, 1993
Summary：

【要約】【目的】 LDD構造において素子面積を大幅に縮小し、かつLDD部の距離をソース側およびドレイン側とも同一に、しかも微細に形成する。【構成】 半導体層14にチャンネル領域15c、低不純物濃度のソース・ドレイン領域15b、高不純物濃度のソース・ドレイン領域15aを積層して形成する。積層構造とすることにより素子面積の大幅な縮小が可能となる。また、LDD部の距離は、低不純物濃度のソース・ドレイン領域15bが形成される半導体層14の中間層14bの厚みで決り、この厚みによりソース側およびドレイン側とも同一に、しかも微細に形成できる。

Claim (excerpt)：

チャンネル領域を形成する半導体層の両側部分に低不純物濃度と高不純物濃度の半導体層を積層してソース・ドレイン領域を形成したことを特徴とする薄膜トランジスタ。