Pat

J-GLOBAL ID：200903013147042787

半導体装置の製造方法

Inventor： 米川 清隆
Applicant, Patent owner： 沖電気工業株式会社
Agent (1)： 鈴木 敏明
Gazette classification：公開公報
Application number (International application number)：1993005997
Publication number (International publication number)：1994216324
Application date： Jan. 18, 1993
Publication date： Aug. 05, 1994
Summary：

【要約】【目的】 本発明は、サリサイド構造を有するCMOS半導体装置において、良好なシリサイドをPchトランジスタのゲートに形成することにある。【構成】 Pchトランジスタのソース/ドレインを比較的低濃度である1〜2×1015ions/cm2 のドーズ量にてフッ化ボロンをイオン注入することにより、自己整合的に形成するし、その後、高融点金属17を被着させ、600°C〜800°Cでシリサイド化させ、さらに低抵抗化のため高温にてアニールする。

Claim (excerpt)：

ソース/ドレイン及びゲート電極上にシリサイド層を有するサリサイド構造のCMOS半導体装置の製造方法において、不純物を有するゲート電極を形成し、1〜2×1015ions/cm2 のドーズ量にてPchトランジスタのソース/ドレインを自己整合的に形成し、前記ゲート電極及び前記ソース/ドレイン上に高融点金属を被着し、熱処理を施すことにより、前記ゲート電極及び前記ソース/ドレイン上にシリサイドを形成することを特徴とした半導体装置の製造方法。

IPC (4)：

H01L 27/092 ,  H01L 21/28 301 ,  H01L 21/336 ,  H01L 29/784

FI (2)：

H01L 27/08 321 D ,  H01L 29/78 301 P