Pat

J-GLOBAL ID：200903013210893652

半導体基板の処理方法

Inventor： 池田 典弘 ,  武田 安弘
Applicant, Patent owner： 三洋電機株式会社
Agent (1)： 西野 卓嗣
Gazette classification：公開公報
Application number (International application number)：1993230216
Publication number (International publication number)：1994326058
Application date： Sep. 16, 1993
Publication date： Nov. 25, 1994
Summary：

【要約】【目的】 Si基板表面に形成されるダメージ層の度合いが軽減されるような半導体基板の処理方法を提供すること。【構成】 Si基板上に形成されたシリコン酸化膜(SiO2)をRIE法によってエッチングする方法であって、RIEの条件として、少なくともSi基板が露出する直前の高周波電源のパワー密度(RFパワー密度)を0.6W/cm2に設定するものである。

Claim (excerpt)：

シリコン基板上に形成されたシリコン酸化膜(SiO2)又はシリコン窒化膜(Si3N4)等を反応性イオンエッチング(RIE)法によってエッチングする方法であって、前記RIEの条件として、少なくとも前記シリコン基板が露出する直前の高周波電源のパワー密度を、約1.0W/cm2未満に設定したことを特徴とする半導体基板の処理方法。

IPC (3)：

H01L 21/302 ,  H01L 21/28 ,  H05H 1/46

Patent cited by the Patent：

Cited by examiner (3)

• 特開昭56-087325
  
• 特開昭63-053928
  
• 特開平4-085928