Pat

J-GLOBAL ID：200903013301954328

半導体集積回路装置

Inventor： 下石 智明 ,  富田 浩明 ,  市原 誠一 ,  碓氷 寿雄
Applicant, Patent owner： 株式会社日立製作所 ,  日立超エル・エス・アイ・エンジニアリング株式会社 ,  株式会社日立マイコンシステム ,  日立東部セミコンダクタ株式会社
Agent (1)： 筒井 大和
Gazette classification：公開公報
Application number (International application number)：1991086460
Publication number (International publication number)：1993063138
Application date： Apr. 18, 1991
Publication date： Mar. 12, 1993
Summary：

【要約】【目的】 半導体チップを基板に高密度に実装することのできるLSIパッケージを提供する。【構成】 絶縁フィルム7上に設けたリード8の一端を半導体チップ4のボンディングパッド上に設けたバンプと電気的に接続すると共に、前記リード8の他端を前記絶縁フィルム7に設けた貫通孔9の周囲に配置し、キャリヤ基板2上に立設した導電ピン11を前記貫通孔9に挿通することによって、前記キャリヤ基板2上に複数の半導体チップ4を積層したLSIパッケージ。

Claim (excerpt)：

絶縁フィルム上に設けたリードの一端を半導体チップのボンディングパッド上に設けたバンプと電気的に接続すると共に、前記リードの他端を前記絶縁フィルムに設けた貫通孔の周囲に配置し、前記半導体チップを搭載するキャリヤ基板上に立設した導電ピンを前記貫通孔に挿通することによって、前記キャリヤ基板上に複数の半導体チップを積層したことを特徴とする半導体集積回路装置。

IPC (4)：

H01L 25/065 ,  H01L 25/07 ,  H01L 25/18 ,  H01L 23/12

FI (2)：

H01L 25/08 Z ,  H01L 23/12 L

Patent cited by the Patent：

Cited by examiner (1)

• 特公昭50-012640