Pat

J-GLOBAL ID：200903013342734650

液晶表示装置

Inventor： 神内 紀秀 ,  渋沢 誠 ,  本城 益司 ,  三浦 靖憲 ,  カッカド ラメシュ
Applicant, Patent owner： 株式会社東芝
Agent (1)： 樺澤 襄 (外2名)
Gazette classification：公開公報
Application number (International application number)：1995249835
Publication number (International publication number)：1997090406
Application date： Sep. 27, 1995
Publication date： Apr. 04, 1997
Summary：

【要約】【課題】 フォトリソグラフィ工程を増やすことなく、ソース抵抗およびドレイン抵抗を低くした液晶表示装置を提供する。【解決手段】 ガラス基板1上に、ゲート電極2、ゲート絶縁膜3、半導体層4および半導体保護層5を形成する。半導体保護層5の両側に、りんを多量にドーピングしたアモルファスシリコンのn+ 型低抵抗半導体層6a,6bを形成し、モリブデン層7、ITO層8およびモリブデン層9を積層形成する。ITO層8のソース電極10a と連続して表示画素電極8cを形成するとともに、ドレイン電極10bを形成する。表面に保護膜12を形成し、マトリクスアレイ基板13を形成する。マトリクスアレイ基板13および対向基板24を貼着して、液晶35を封入挟持する。モリブデン層9上にITO層8を形成する際に、モリブデン層9上に酸化膜が形成されても導電性を有しているので、トランジスタの特性は低下しない。

Claim (excerpt)：

絶縁性基板上に形成される第1の導電膜のゲート電極、このゲート電極を被覆するゲート絶縁膜、このゲート絶縁膜の上に形成された半導体層と、少なくとも一部が酸化されても導電性を有し前記半導体層上方に形成された第2の導電膜、この第2の導電膜に接続され透光性酸化物導電膜を含むドレイン電極および表示画素電極と一体に形成されるソース電極とを備えた薄膜トランジスタを有するアレイ基板と、このアレイ基板に対向して設けられる対向基板と、前記アレイ基板および対向基板間に配設される液晶とを具備したことを特徴とする液晶表示装置。