Pat

J-GLOBAL ID：200903013365735530

半導体装置およびその製造方法

Inventor： 楠川 喜久雄 ,  茂庭 昌弘
Applicant, Patent owner： 株式会社日立製作所
Agent (1)： 小川 勝男
Gazette classification：公開公報
Application number (International application number)：1996210821
Publication number (International publication number)：1998056139
Application date： Aug. 09, 1996
Publication date： Feb. 24, 1998
Summary：

【要約】【課題】高速動作の単一電子メモリを実現するために、単結晶であって且つ10〜20nm以下の細幅のチャネルを形成する技術を提供する。【解決手段】半導体結晶細線を動作領域として用いる半導体装置において、段差を有する絶縁膜上に半導体結晶薄膜を形成し、その後、これを異方性エッチングすることにより、段差側壁に沿って半導体結晶細線を形成する。

Claim (excerpt)：

半導体結晶細線を動作領域として用いる半導体装置において、段差を有する絶縁膜上に半導体結晶薄膜を形成し、その後、これを異方性エッチングすることにより、段差側壁に沿って半導体結晶細線を形成することを特徴とする半導体装置の製造方法。