レベルシフト回路

Inventor：
Applicant, Patent owner：
Agent (1)：篠部正治
Gazette classification：公開公報
Application number (International application number)：1999053484
Publication number (International publication number)：2000252809
Application date： Mar. 02, 1999
Publication date： Sep. 14, 2000
Summary：

【要約】【課題】共通電位COMにソースが接続された高耐圧MOSFET1,2に夫々、パルスのオン信号25,オフ信号26を与え、この時の負荷抵抗3,4の電圧降下によりRSラッチ15をセット/リセットし、エミッタ電位が変動するPWMインバータブリッジ回路の上側アームのIGBT17をオン/オフ駆動するレベルシフト回路で、交流出力端子OUT電位の上昇dV/dtにより、高耐圧MOSFET1,2のソース・ドレイン間容量が充電され、この充電電流による抵抗3,4の電圧降下でRSラッチ15が誤動作することを、時間遅れの少ない回路で防ぐ。【解決手段】NOT回路8,11とNOR回路13は正規のオン信号を、NOT回路9,12とNOR回路14は正規のオフ信号を伝える。NOT回路8,9のしきい値は7,10のしきい値より低く、抵抗3,4に同時に電圧降下が生じた時、NOT回路7,10の出力パルスが8,9の出力パルスをマスクする。

Claim (excerpt)：

電位の基準となる電極が共通電位に接続され、この電位基準電極と制御電極との間に導通用信号を入力する期間、電位基準電極と主電極との間が導通状態となる第1,第2の2つの可制御半導体素子と、一極が共通電位と所定の高電位との間で変動する外部回路の所定の部位に接続され、この二電位間の電圧より低い電圧を持つ直流電源と、この直流電源の他極に一端を接続され、他端をそれぞれ第1,第2の可制御半導体素子の主電極に接続された第1,第2の2つの負荷抵抗と、前記直流電源のもとで作動するロジック回路とを備え、第1,第2の可制御半導体素子の制御電極のそれぞれにタイミングを異にしてパルス状の導通用信号を入力し、このときの可制御半導体素子の前記導通によって前記第1,第2の負荷抵抗に生ずるパルス状の電圧降下を信号として前記ロジック回路に伝えるレベルシフト回路において、第1,第2の負荷抵抗に同時にパルス状の電圧降下が生じたときは、この電圧降下の信号を前記ロジック回路へ伝えることを防止する信号無効化手段を備えたことを特徴とするレベルシフト回路。

IPC (3)：

H03K 17/56 , H03K 17/10 , H03K 19/0175

FI (3)：

H03K 17/56 Z , H03K 17/10 , H03K 19/00 101 A

F-Term (43)：

5J055AX12 , 5J055AX23 , 5J055AX25 , 5J055BX16 , 5J055CX07 , 5J055CX10 , 5J055CX19 , 5J055DX09 , 5J055DX56 , 5J055EY01 , 5J055EY12 , 5J055EY13 , 5J055EY21 , 5J055EZ07 , 5J055EZ20 , 5J055EZ25 , 5J055EZ32 , 5J055EZ50 , 5J055EZ51 , 5J055EZ62 , 5J055FX04 , 5J055FX08 , 5J055GX01 , 5J055GX04 , 5J055GX06 , 5J056AA37 , 5J056BB17 , 5J056BB24 , 5J056BB32 , 5J056CC04 , 5J056CC05 , 5J056CC14 , 5J056CC21 , 5J056CC23 , 5J056CC25 , 5J056DD01 , 5J056DD13 , 5J056DD38 , 5J056DD55 , 5J056DD56 , 5J056EE07 , 5J056EE11 , 5J056KK01

Patent cited by the Patent：

Cited by examiner (1)

ウォッチドッグ・タイマ
Gazette classification：公開公報 Application number：特願平8-109256 Applicant：三菱電機株式会社

Return to Previous Page